PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-065144

(43) Date of publication of application: 06.03.1998

(51)Int.CI.

H01L 27/15 H01L 21/331 H01L 29/73 H01S 3/18

(21)Application number: 08-222122

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

23.08.1996


(72)Inventor: CHINO TOYOJI

MATSUDA KENICHI KOBAYASHI YASUHIRO

(54) OPTOELECTRONIC INTEGRATED CIRCUIT AND ITS MANUFACTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce a base-collector junction area and improve current cut-off frequency by increasing the resistance of the periphery of a collector layer, or a part of a base layer and the periphery of the collector layer by ion implantation or the like. SOLUTION: For example, a p-type Bragg reflector 102 on an N-GaAs substrate 101, an active region 103 and an n-type Bragg reflector 104 construct a surface emission laser 150. Further, an n-GaAs collector layer 105 on the n-GaAs substrate 101, a p-GaAs base layer 106, an n-Al10.3Ga0.7As base electrode 1061, an emitter layer 107 and an emitter electrode 1071 construct a heterojunction bipolar transistor 151. A high resistance layer 110 is formed at the interface between the base layer 106 and the collector layer 105 and the periphery of the collector layer 105. This reduces a base-collector junction capacitance. The high resistance layer 110 is formed by, e.g. hydrogen ion implantation or oxygen ion implantation.



LEGAL STATUS

Date of request for examination

[Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本國特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平10-65144

(43)公開日 平成10年(1998) 3月6日

(51) Int.Cl. ⁶		觀別記号	庁内整理番号	ΡI			;	技術表示箇所
H01L	27/15			H01L	27/15		В	
	21/331			H01S	3/18			
	29/73			H01L	29/72			
H018	3/18							
				審查請求	大簡末 対	闘求項の数8	OL	(全 11 頁)
		· · · · · · · · · · · · · · · · · · ·						

(21)出願番号	特願平8-222122	(71)出願人 000005821
		松下電器産業株式会社
(22)出願日	平成8年(1996)8月23日	大阪府門真市大字門真1006番地
•		(72)発明者 知野 豊治
		大阪府門真市大字門真1006番地 松下電器
		産業株式会社内
		(72)発明者 松田 賢一
		大阪府門真市大字門真1006番地 松下電器
		産業株式会社内
		(72)発明者 小林 康宏
		大阪府門真市大字門真1006番地 松下電器
		産業株式会社内
		(74)代理人 弁理士 滝本 智之 (外1名)


(54) 【発明の名称】 光電子集積回路およびその製造方法

(57)【要約】

)

【課題】 面発光レーザとヘテロ接合バイポーラトラン ジスタからなる光電子集積回路において、高速で面発光 レーザを駆動する構造を提供する。

【解決手段】 面発光レーザ150とヘテロ接合バイポ ーラトランジスタ151とから構成される光電子集積回 路において、コレクタ層105の周縁部に高抵抗層11 0を設けている。これにより、ベース・コレクタ接合面 積を低減し、電流遮断周波数を向上させる。



【特許請求の範囲】

【請求項1】半導体基板と、

該半導体基板上に被着された半導体多層膜を有する垂直 共振器型面発光レーザと、

該半導体基板上に被着された半導体多層膜を有するヘテロ接合バイポーラトランジスタとを備えた光電子集積回路において、

該へテロ接合バイポーラトランジスタの一部であるコレクタ層の周縁部が高抵抗化されている光電子集積回路。

【請求項2】前記コレクタ層の厚さが500nm以上である 請求項1に記載の光電子集積回路。

【請求項3】前記高抵抗層がイオン注入法により形成されている請求項1または2に記載の光電子集積回路。

【請求項4】半導体基板と、

該半導体基板上に被着された半導体多層膜を有する垂直 共振器型面発光レーザと、

該半導体基板上に被着された半導体多層膜を有するヘテロ接合バイポーラトランジスタとを備えた光電子集積回路において、

該へテロ接合バイポーラトランジスタの一部であるコレ 20 路。 クタ層の面積が該へテロ接合バイポーラトランジスタの 【多 一部であるベース層の面積より小さい光電子集積回路。 【(【請求項5】半導体基板と、 【8

該半導体基板上に被着された半導体多層膜を有する垂直 共振器型面発光レーザと、

該半導体基板上に被着された半導体多層膜を有するヘテロ接合バイポーラトランジスタとを備えた光電子集積回路において、

エミッタメサをエッチングにより形成する工程と、

該エミッタメサの下に該エミッタメサの面積よりも大き 30 な面積を有するベースメサをエッチングにより形成する 工程と、

該エミッタメサ及び該ベースメサを絶縁膜で被覆する工 程と、

該絶縁膜を該ベースメサの面積よりも大きな面積に形成 する工程と、

該絶縁膜をマスクとして、該コレクタ層の一部または全部、あるいは該コレクタ層と該コレクタ層の下にある層の一部または全部をエッチングにより除去する工程と、 露出した該コレクタ層側面から、該コレクタ層の周縁部 40 をエッチングにより除去する工程と、

該絶縁膜をマスクとして該垂直共振器型面発光レーザの 上部ブラッグ反射器をエッチングにより除去する工程と を備えた光電子集積回路の製造方法。

【請求項6】半導体基板と、

該半導体基板上に被着された半導体多層膜を有する垂直 共振器型面発光レーザと、

該半導体基板上に被着されたn型導電性を持つAlGaAsからなるエミッタ層と、p型導電性を持つGaAsからなるベース層と、該ベース層と接合している部分がn

型導電性を持つAlAsであり、残りの層がn型導電性を持つGaAsであるコレクタ層とを有するヘテロ接合パイポーラトランジスタとを備えた光電子集積回路において、

該コレクタ層中のA | A s の周縁部が酸化されている光電子集積回路。

【請求項7】半導体基板と、

該半導体基板上に被着された半導体多層膜を有する垂直 共振器型面発光レーザと、

10 該半導体基板上に被着されたn型導電性を持つAlGaAsからなるエミッタ層と、p型導電性を持つGaAsからなるベース層と、該ベース層と接合している部分がn型導電性を持つAlAsであり、残りがn型導電性を持つGaAsであるコレクタ層を有するヘテロ接合バイポーラトランジスタとを備えた光電子集積回路において、該コレクタ層中のn型導電性を持つAlAsの面積が該ベース層の面積より小さい光電子集積回路。

【請求項8】コレクタ層中のAlAsにかえてAlGaAsを用いた請求項6または7に記載の光電子集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、垂直共振器型面発 光レーザとヘテロ接合バイポーラトランジスタとを備え た光電子集積回路およびその製造方法に関する。

[0002]

【従来の技術】従来の垂直共振器型面発光レーザとヘテロ接合バイポーラトランジスタからなる光電子集積回路には、例えばフォトニック・テクノロジー・レターズ第5巻、9号、1035ページから1038ページ(1993年) (Photon. Technol. Lett. Vol. 5, No. 9, pp. 1035-1038 (1993)) に記載されている例がある。

【0003】この光電子集積回路について説明する。G a A s 基板上に垂直共振器型面発光レーザ(以下、VC SEL)およびG a A s /A 1 G a A s 系へテロ接合バイポーラトランジスタ(以下、HBT)をこの順に結晶成長した層構造をしている。VC SELは、その上のHBT層をウエットエッチングにより除去されて形成され、レーザ光はHBTが除去されて開口された面から出射する。前記VC SELと隣接した位置にHBTが形成されており、これらのVC SELとHBTは、イオン注入による高抵抗層で分離されている。VC SELのアノードとHBTのエミッタが配線で結ばれことで、これらは電気的に直列につながれている。VC SELの出力光は、HBTにより変調される。またその電流増幅作用により、十数マイクロアンペア程度のベース電流でレーザ発振させることも可能である。

【0004】また、VCSELとHBTとを縦に積層した構造の光電子集積回路としては、特開平6-6158 50 0号公報、USP5283447号がある。

[0005]

【発明が解決しようとする課題】 VCSELとそれを駆動するHBTとが集積されたデバイスが従来から提案されてはいるが、これらを同一基板上に集積する目的の一つは、VCSELからの出力光をHBTにより、高速で変調することである。HBT単体では100GHz以上の電流遮断周波数や最大発振周波数をもつものも報告されているが、電気的に直列にVCSELがHBTに接続されたとき、VCSEL部分の抵抗のため、HBTの変調速度が制限され、光電子集積回路としての電流遮断周波 10数及び最大発振周波数はかなり低下する。

【0006】従来の技術では、エミッタと直列にVCS ELが接続されているので光電子集積回路としての抵抗は170Ω~250Ωあり、エミッタ、ベース、コレクタのサイズから考えるとGHzオーダーの高速変闘は期待できない。

【0007】そこで、本発明は上記従来の課題を解決し、HBTにVCSELが電気的に直列に接続されている光電子集積回路において、ベース・コレクタ接合容量を低減することにより、VCSEL部分の抵抗による電 20 流遮断周波数の低下を防止し、高速で変調可能な光電子集積回路を提供するものである。

[0008]

【課題を解決するための手段】上記の課題を解決するために、垂直共振器型面発光レーザとヘテロ接合バイポーラトランジスタが同一基板上に集積されている光電子集積回路において、以下に述べる4つの構成により課題を解決するものである。

【0009】第1の構成として、コレクタ層の周縁部、またはベース層の一部とコレクタ層の周縁部をイオン注 30 入法等により高抵抗化し、ベース・コレクタ接合面積を 低減する。それにより電流遮断周波数 f Tを大きくでき るので、VCSELを高速に駆動することができる。

【0010】第2の構成として、第1の構成に加え、コレクタ層の厚さを500m以上に設定することで、ベース電極と高抵抗層の下にある層との間で生じる容量を低減し、全体としてのベース・コレクタ接合容量を低減する。

【0011】第3の構成として、コレクタ層の周縁部を除去することでベース・コレクタ接合面積を低減し、これらの間の接合容量を低減する。

【0012】第4の構成として、コレクタ層中でベース層との界面にAIAs層を入れ、このAIAs層のみを選択的に酸化することで高抵抗化し、ベース・コレクタ接合容量を低減する。あるいは、前記AIAs層を酸またはアルカリで選択的に除去することでベース・コレクタ接合容量を低減する。

【0013】これらの手段により、いずれも光電子集積 回路の高速駆動を実現することができる。

[0014]

【発明の実施の形態】以下、本発明の実施の形態について、図1から図8を用いて説明する。

【0015】 (実施の形態1) 図1に本発明における一 実施の形態の光電子集積回路の断面図を示す。

【0016】 n-GaAs基板101上にp型ブラッグ反射器102と、活性層103と、n型ブラッグ反射器104と、n-GaAsからなるコレクタ層105と、p-GaAsからなるベース層106と、n-AlGaAsからなるエミッタ層107と、n-GaAs層からなるキャップ層108を分子線エピタキシー法により結晶成長した後、アノード電極109、ベース電極1061、エミッタ電極1071を形成する。p型ブラッグ反射器102、活性領域103とn型ブラッグ反射器104からなる共振器により、閉じ込められて増幅されレーザ発振に至る。面発光レーザ150からのレーザ光は、n-GaAs基板101を通りn-GaAs基板101の裏面から出射される。

【0017】なお、前記p型ブラッグ反射器102は、図1 (b) のように、pーAlAs層1021とpーGaAs層1022を一対としたもの24.5対から構成される。pーAlAs層1021とpーGaAs層1022の間には疑似グレーデッド層1023があり、組成がpーAlAsからpーAlxGal-xAs (0 \le x \le 1でxが1から0へ向かう。)を経てpーGaAsへAl 濃度が段階的に変化している。

【0019】また、活性領域103は、アンドープIn 0.2Ga0.8As 活性層 (8nm) を中心とし、その両側にアンドープGaAs(10nm)、さらにその両側にアンドープA10.5GaAs(50nm) を形成している。アンドープA1GaAsの両側には、p型ブラッグ反射器側にはp-A10.5GaAs、n型ブラッグ反射器側にはn-A10.5GaAsがそれぞれ80nmずつ形成されている。

【0020】n-GaAsコレクタ層105、p-GaAsベース層106、n-Al0.3Ga0.7Asベース電極1061、エミッタ層107とエミッタ電極1071は、ヘテロ接合バイポーラトランジスタ151を構成する。高抵抗層110は、ベース層106とコレクタ層105の界面およびコレクタ層105の周縁部に形成されており、ベース・コレクタ接合容量を低減している。この高抵抗層110は、例えば、水素イオン注入または酸素イオン注入により形成される。

50 【0021】コレクタ層105とn型ブラッグ反射器104は

それらの界面を接しており、ヘテロ接合バイポーラトラ ンジスタ151と面発光レーザ150は、電気的に直列に接続 されている。このため、コレクタ電流が面発光レーザ15 0を駆動する電流となる。通常、面発光レーザ150のしき い電流は、2~3mAなので、ヘテロ接合バイポーラトラ ンジスタ151の増幅作用により、例えば電流増幅率が100 の場合、20~30 μ Aのベース電流で面発光レーザ150 は、レーザ発振することになる。このように、非常に小 さな信号電流をベース層106に加えることで、電流増幅 作用により信号光としてのレーザ光が得られる。

【0022】我々の検討によれば、VCSELを高速に 駆動させるためには、HBTの接合容量を低減させるこ とが重要であることがわかったので、この点について述*

> (式1) $fT=1/[2\pi \{re(Cbe+Cbc)+(Re+Rc)Cbc+\tau b+\tau c\}]$

ここで、reはエミッタ層とベース層が界面を接する部分 の真性エミッタ抵抗、Reはエミッタ電極のコンタクト抵 抗等を含んだ全エミッタ抵抗、Rcはコレクタ抵抗、τb はキャリヤのベース走行時間、τcはキャリヤのコレク タ走行時間であり、通常、reは5Ω以下、τbは2ps、τc は1ps程度である。Cbe、Cbcはそれぞれ(式2)、(式 3)、(式4)、(式5)により表わされる。

[0025]

- (式2) Cbe=Ae{εqNbe/2 (Vbi-V)}1/2
- (式3) Cbc=Ab{ ϵ qNbc/2 (Vbi-V) }1/2
- $Nbe = Nb \cdot Ne / (Nb+Ne)$
- (式5) Nbc=Nb · Nc/ (Nb+Nc)

ここで、εは誘電率、qは電子の電荷量、Vbiはビルトイ ンポテンシャル、Vは接合部に加わる電圧、Neはエミッ 夕層のキャリヤ濃度、Nbはベース層のキャリヤ濃度、Nc はコレクタ層のキャリヤ濃度、Aeはエミッタ面積、Abは 30 ベース面積である。ヘテロ接合バイポーラトランジスタ の場合、ベース層のキャリヤ濃度は、エミッタ層、コレ クタ層のキャリヤ濃度より一桁程度大きいので、(式 4)、(式5)はそれぞれ(式6)、(式7)のように 近似される。

【0026】(式6) Nbe≒Ne

(式 7) Nbe≒Nc

従って、(式2)、(式3)は、それぞれ(式8)、 (式9) のように近似される。

(式9) Cbc=Ab{εqNc/2 (Vbi-V) }1/2

ベース電極の下側のベース層の一部とコレクタ層を髙抵 抗化あるいは除去することで空洞化する場合、ベース電 極とコレクタ層の残った部分との間に容量が発生する。 この容量は、通常のコンデンサと同じ式(式10)で表 され、結局ベース・コレクタ接合容量は、(式9)、 (式10)を用いて、(式11)で表されることにな

【0028】(式10) C= ¿S/d

*べる。まず、ヘテロ接合バイポーラトランジスタ151の 電流遮断周波数fTについて説明する。

6

【0023】面発光レーザ150とヘテロ接合バイポーラ トランジスタ151が電気的に直列に接続されている光電 子集積回路において、面発光レーザ150は電流駆動され るため、高速変調を考える場合、パワー利得が1となる 最大発振周波数を考えるよりも、電流利得が1となる電 流遮断周波数について考えるほうが適当である。電流遮 断周波数fTは、(式1)で表わされ、エミッタ・ベース 接合容量Ceb及びベース・コレクタ接合容量Cbcに反比例 する。

[0024]

洞部分の厚さである。

[0029]

(式11) Cbc ≡ Cint + Cext

=Ab{ ϵ qNc/2 (Vbi-V) $\frac{1}{2}+\epsilon$ S/ d

(式11) において、右辺第1項をCint、第2項をCext と呼ぶことにする。

【0030】Cintは、トランジスタとして動作するベー ス部、コレクタ部の容量であり、Cextは、高抵抗化した 髙抵抗層とベース部の容量である。

【0031】以上の説明より、電流遮断周波数fTを大き くするためには、Cbe+Cbc+(Re+Rc)Cbcを小さくしなけれ ばならない。このうち、Reはエミッタ電極面積、エミッ 夕電極材料、およびコンタクト層材料により決まり、数 Ωから10数Ωである。Rcもヘテロ接合パイポーラトラン ジスタと面発光レーザが直列につながっている光電子集 積回路の場合、面発光レーザの直列抵抗でほぼ決めら れ、 10Ω から数 10Ω の大きさとなる。従って、fT向上 のためには、CbeとCbcを低減する必要がある。特に、係 数(Re+Rc)がかかるCbcを低減しなければならない。

【0032】そこで、本発明は、ベース層106とコレク タ層105の界面およびコレクタ層105の周縁部に髙抵抗層 110を形成することで、ベース・コレクタ接合面積を小 さくし、Cbcを小さくしている。これは(式11)におい てAbの低減によるCbcの低減を意味する。この高抵抗層1 10は、エミッタ層107からなるエミッタメサ形成後、レ 【0027】(式8) Cbe=Ae[εqNe/2 (Vbi-V)]1/2 40 ジストマスクまたはAuマスクを形成し、ベース層106を 通してイオン注入法で水索イオンまたは酸素イオンをコ レクタ層105に注入し、高抵抗化して形成される。この とき、コレクタ層105と界面を接する部分のベース層106 も一部高抵抗化される。

> 【0033】これにより、Cbcを低減することができる ので、実施の形態1で示した光電子集積回路を高速動作 させることができる。

【0034】 (実施の形態2) 図2に本発明における一 実施の形態の光電子集積回路の断面図を示す。本実施の ここで、Sはベース電極の面積、dは高抵抗層あるいは空 50 形態は、実施の形態1とほぼ同じ構成ではあるが、コレ

クタ層の厚みを500nmにしている点が異なってい る。

【0035】n-GaAs基板201上にp型ブラッグ反射 器202と、活性層203と、n型プラッグ反射器204と、nー GaAsからなるコレクタ層205と、p-GaAsから なるベース層206と、nーAlGaAsからなるエミッタ 層207と、n-G a As層からなるキャップ層208を分子線 エピタキシー法により結晶成長した後、アノード電極20 9、ベース電極2061、エミッタ電極2071を形成する。p型 ブラッグ反射器202、活性層203とn型ブラッグ反射器204 10 は面発光レーザ250を構成し、活性層203からの発光は、 p型プラッグ反射器202とn型プラッグ反射器204からなる 共振器により、閉じ込められて増幅されレーザ発振に至 る。面発光レーザ250からのレーザ光は、n-GaAs 基板201を通りn-GaAs基板201の裏面から出射され

【0036】なお、前記p型ブラッグ反射器202は、pー AlAs層2021とpーGaAs層2022を一対としたもの2 4.5対からなる。pーAlAs層2021とpーGaAs層202 2の間には疑似グレーデッド層2023があり、組成がpーA 20 lAsからpーAlGaAsを経てpーGaAsへAl 濃度が段階的に変化している。前記n型プラッグ反射器2 04は、n-A 1 A s 層2041とn-G a A s 層2042を一対と したもの24.5対から構成される。n-A 1 A s 暦2041とn ーGaAs層2042には疑似グレーデッド層2043があり、 組成がn-AlAsからn-AlGaAsを経てn-Ga AsへAl 濃度が段階的に変化している。

)

【0037】コレクタ層205、ベース層206、ベース電極 2061、エミッタ層207とエミッタ電極2071は、ヘテロ接 合バイポーラトランジスタ251を構成する。コレクタ層2 30 05の厚さは、500nmの厚さである。 高抵抗層210は、 ベース層206とコレクタ層205の界面およびコレクタ層20 5の周縁部に形成されており、ベース・コレクタ接合容 量を低減している。この髙抵抗層210は、実施の形態1 において述べたような方法で形成される。

【0038】通常、ヘテロ接合バイポーラトランジスタ 単体の場合、コレクタ層が厚いと高fT化に不利なためコ レクタ層205は500nm以上にしない。コレクタ走行時間τ cが大きくなるからである。 (式1) において、τcはせ いぜい2psの大きさであり、コレクタ層205を数100nm大 きくしたところで、倍の4psにもならない。ところが、 本実施の形態の場合、ヘテロ接合バイポーラトランジス タ251に面発光レーザ250が直列に接続されているので、 係数(Re+Rc)は、数10Ωとなり、これがかかるCbcを低減 する方がより効果的である。

【0039】 (式11) において、CintとCextに分けて考 える。Cintを減らすためにはベース面積Abを減らせばよ -い。これは髙抵抗層210により、ペース・コレクタ接合 面積を小さくすることで実現される。一方、Cextは、高 抵抗層210の厚さ d を大きくしなければならないことが 50 り小さいとしたが、同じ面積であっても構わない。ま

(式11) から判る。これは、コレクタ層205の厚さを大 きくすることを意味する。

【0040】尚、本実施例において、コレクタ層205の 厚さは500mmとしたが、500mm以上であればよく、 Cbcを低減することができる。

【0041】 (実施の形態3) 図3に本発明における一 実施の形態の光電子集積回路の断面図を示す。この実施 の形態は、コレクタ層を除去してCbcを低減した構成と している。

【0042】n-GaAs基板301上にp型ブラッグ反射 器302と、活性層233と、n型プラッグ反射器304と、nー GaAsからなるコレクタ層305と、p-GaAsから なるペース層306と、nーA 1 G a A s からなるエミッタ 層307と、n-G a As層からなるキャップ層308を分子線 エピタキシー法により結晶成長した後、アノード電極30 9、ベース電極3061、エミッタ電極3071を形成する。p型 プラッグ反射器302、活性層303とn型プラッグ反射器304 は面発光レーザ350を構成し、活性層303からの発光は、 p型プラッグ反射器302とn型ブラッグ反射器304からなる 共振器により、閉じ込められて増幅されレーザ発振に至 る。面発光レーザ350からのレーザ光は、n-GaAs 基板301を通りn-GaAs基板301の裏面から出射され

【0043】なお、前記p型ブラッグ反射器302は、p-AlAs層3021とpーGaAs層3022を一対としたもの2 4.5対からなる。

【0044】pーAlAs層3021とpーGaAs層3022の 間には疑似グレーデッド層3023があり、組成がpーA1 AsからpーAlGaAsを経てpーGaAsへAl濃 度が段階的に変化している。前記n型ブラッグ反射器304 は、n-A 1 A s 層3041とn-G a A s 層3042を一対とし たもの24.5対から構成される。n-A 1 A s 層3041とn-G a A s 層3042には疑似グレーデッド層3043があり、組 成がnーAlAsからnーAlGaAsを経てnーGaA sへA1濃度が段階的に変化している。

【0045】コレクタ層305、ベース層306、ベース電極 3061、エミッタ層307とエミッタ電極3071は、ヘテロ接 合パイポーラトランジスタ351を構成する。前記コレク タ層305の面積は、前記ベース層306の面積および前記 n 型ブラッグ反射器304より小さい。つまり、前記ベース 層306の周縁部直下は空洞となっており、コレクタ層305 の面積とベース層306の面積が等しい場合に比べ、(式 11) でのAbが小さくなり、Cbcも小さくなる。つま り、(式1)からfTの増大が期待される。さらに、前記 コレクタ層305の厚さを500m以上にすれば、(式1 1) のCextの低減も実現され、Cbcの低減にはさらに効 果的である。

【0046】なお、本実施の形態において、前記コレク タ層305の面積は、前記n型ブラッグ反射器304の面積よ

40

た、前記空洞部分は、空気で満たされている方が、誘電 率から考えて、Cextの低減には有利であるが、樹脂、Si 02、SiN等で満たしても構わない。これらの材料は、コ レクタ層305の材料である半導体材料よりも、誘電率が 小さく、実施の形態1及び2で述べた場合のように髙抵 抗層とするよりもさらにCextの低減が期待される。

【0047】本実施例における光電子集積回路の製造方 法を図4を用いて説明する。n-GaAs基板401上に 分子線エピタキシー法または有機金属気相成長法でp型 ブラッグ反射器402と、活性層403と、n型ブラッグ反射 器404と、コレクタ層405と、ベース層406と、エミッタ 層407と、キャップ層408をこの順に成長する(図4 a)。p型ブラッグ反射器402、活性層403とn型ブラッ グ反射器404は垂直共振器型面発光レーザ450を構成す る。コレクタ層405、ベース層406、エミッタ層407とキ ャップ層408はヘテロ接合パイポーラトランジスタ451を 構成する。

【0048】次にSiN膜409を500nm以上堆積し、所定 の形状に加工する。硫酸、過酸化水素水、水の混合液の ウエットエッチングによるエミッタメサ415の形成、レ ジスト400の基板全面への塗布に続いて、酸素プラズマ 処理を行って、SiN膜409上のレジストのみをエッチ バックする(図4b)。フッ化水素酸でSiN膜409を 除去し、エミッタ電極410を蒸着し、リフトオフする (図4c)。

【0049】SiO2膜411を堆積し、所定の形状に加 工した後、ウエットエッチングによりコレクタ層405を 露出する(図4 d)。この工程でベースメサ412が形成 される。SiO2膜411を除去し、再びSiO2膜413を 500nm以上堆積し、所定の形状に加工する。この時、S i O 2 膜413の面積は、ベースメサ412の面積よりも大き くする(図4e)。

【0050】硫酸、過酸化水素水、水からなる混合液に よるウエットエッチングでn型ブラッグ反射器404最上 層であるAIAs層までエッチングし、コレクタメサ414を 形成する(図4f)。引き続き、側面が露出したコレク タ層405をクエン酸、過酸化水素水、水からなる混合液 でサイドエッチングを入れ、ベースメサ412の面積より 小さくする(図4g)。ここまでの工程でヘテロ接合バ イポーラトランジスタ451が形成される。

【0051】SiO2膜413を再びマスクとして、塩素 ガスを用いたリアクティブイオンエッチングし、n型ブ ラッグ反射器404、活性層403を除去する。前記リアクテ ィブイオンエッチングは、活性層403の直下で停止し、 p型プラッグ反射器402はエッチングしない。この工程 で垂直共振器型面発光レーザ450が形成される。最後 に、SiO2膜413を除去後、アノード電極416を蒸着す る(図4h)。

【0052】なお、本実施の形態における製造方法で、

に硫酸、過酸化水素水、水の混合液によるウエットエッ チングを用いたが、塩素ガスによるリアクティブイオン エッチングあるいはリアクティブイオンビームエッチン グも用いても構わない。

【0053】(実施の形態4)図5に本発明における一 実施の形態の光電子集積回路の断面図を示す。本実施の 形態では、コレクタ層の一部にA1As層を用い、この 層を酸化させることでCbcを低減している。

【0054】n-GaAs基板501上にp型プラッグ反射 10 器502と、活性層503と、n型ブラッグ反射器504と、n-GaAsからなる第1のコレクタ層505と、n-AlAsからな る第2のコレクタ層506と、p-GaAsからなるベース 層507と、nーAlGaAsからなるエミッタ層508と、n 一G a As層からなるキャップ層509を分子線エピタキシ 一法により結晶成長した後、アノード電極510、ベース 電極5071、エミッタ電極5081を形成する。p型ブラッグ 反射器502、活性層503とn型ブラッグ反射器504は面発光 レーザ550を構成し、活性層503からの発光は、p型ブラ ッグ反射器502とn型プラッグ反射器504からなる共振器 により、閉じ込められて増幅されレーザ発振に至る。面 発光レーザ550からのレーザ光は、n-GaAs基板601 を通りn-GaAs基板501の裏面から出射される。

【0055】なお、前記p型ブラッグ反射器602は、p-AlAs層5021とp-GaAs層5022を一対としたもの2 4.5対からなる。p-AlAs層5021とp-GaAs層502 2の間には疑似グレーデッド層5023があり、組成がp-A 1Asからp-A1GaAsを経てp-GaAsへA1 濃度が段階的に変化している。前記n型ブラッグ反射器5 04は、n-A l A s 層5041とn-G a A s 層5042を一対と したもの24.5対から構成される。n-AlAs層5041とn -GaAs層5042には疑似グレーデッド層5043があり、 組成がnーAlAsからnーAlGaAsを経てnーGa AsへAl濃度が段階的に変化している。

【0056】コレクタ層505および506、ベース層507、 ベース電極5061、エミッタ層508とエミッタ電極5081 は、ヘテロ接合バイポーラトランジスタ551を構成す る。第2のコレクタ層506の周縁部は酸化されて、AIAsOx 層511となっている。AIAs0x層511の形成により、コレク タ・ベース接合面積Cbcが小さくなり、(式 1)からfT が増大する。

【0057】コレクタ層中にGaAs/AIAsのヘテロ界面に よるコレクタ抵抗の増加が数Ω程度考えられるが、本実 施の形態では、コレクタ層605に直列に面発光レーザ550 がつながっており、この部分の抵抗が数10Ωあるため、 コレクタ抵抗の増加によるfTの減少より、Cbc低減によ るfT増加の方が効果的である。

【0058】ここで、本実施の形態における光電子集積 回路に製造方法について図6を用いて説明する。

【0059】n-GaAs基板601上に分子線エピタキ ベースメサ414の形成およびコレクタ層405のエッチング 50 シー法または有機金属気相成長法でp型ブラッグ反射器

30

602と、活性層603と、n型ブラッグ反射器604と、n-GaA sからなるコレクタ層605と、n-AlAsからなるコレクタ層606と、ベース層607と、エミッタ層608と、キャップ層609をこの順に成長する(図6 a)。p型ブラッグ反射602、活性層603とn型ブラッグ反射器604は垂直共振器型面発光レーザ650を構成する。コレクタ層605と606、ベース層607、エミッタ層608とキャップ層609はヘテロ接合バイポーラトランジスタ651を構成する。

【0060】硫酸、過酸化水素水、水の混合液により、エミッタメサ652を、クエン酸、過酸化水素水、水の混合液みよりベースメサ653をそれぞれ形成する。エミッタメサ652上にはエミッタ電極6521が、ベースメサ653上にはベース電極6531がそれぞれ形成されている(図6b)。

【0061】SiO2膜610を500nm以上堆積し、所定の形状に加工する。この時、SiO2膜610の面積は、ベースメサ653の面積以上にする。硫酸、過酸化水素水、水からなる混合液によりコレクタ層605と606をエッチングする(図6c)。この状態で、本実施の形態におけるn-GaAs基板701を400℃の炉に入れ、85℃に保った純水中でバブリングした窒素ガスを前記の炉に導入する。この時、炉に導入された窒素ガスは多量の水蒸気を含んでおり、n-AlAsからなるコレクタ層606のみを選択的に酸化し、周縁部にAlAs0x層612を形成する(図6d)。

【0062】SiO2膜610を再びマスクとして、塩素ガスを用いたリアクティブイオンエッチングし、n型ブラッグ反射器604、活性層603を除去する。前記リアクティブイオンエッチングは、活性層703の直下で停止し、p型ブラッグ反射器602はエッチングしない(図6e)。この工程で垂直共振器型面発光レーザ650が形成される。最後に、アノード電極611を蒸着する。

【0063】なお、本実施の形態における製造方法で、エミッタメサ652、ベースメサ653の形成およびコレクタ層605、06のエッチングに硫酸、過酸化水素水、水の混合液によるウエットエッチングを用いたが、塩素ガスによるリアクティブイオンエッチングあるいはリアクティブイオンビームエッチングも用いても構わない。また、コレクタ層606の厚さは10m以上あれば選択酸化は内部まで進行する。さらに、コレクタ層606の組成をn-AIAsにかえてn-A 40 IGaAsとしても構わない。

【0064】(実施の形態5)図7に本発明における一 実施の形態の光電子集積回路の断面図を示す。

【0065】n-GaAs基板701上にp型ブラッグ反射器702と、活性層703と、n型ブラッグ反射器704と、n-GaAsからなる第1のコレクタ層705と、n-AlAsからなる第2のコレクタ層706と、p-GaAsからなるベース707と、n-AlGaAsからなるエミッタ層708と、n-GaAs層からなるキャップ層709を分子線エピタキシー法により結晶成長した後、アノード電極710、ベース電

12

極7071、エミッタ電極7081を形成する。p型ブラッグ反射器702、活性層703とn型ブラッグ反射器704は面発光レーザ750を構成し、活性層703からの発光は、p型ブラッグ反射器702とn型ブラッグ反射器704からなる共振器により、閉じ込められて増幅されレーザ発振に至る。面発光レーザ750からのレーザ光は、n-GaAs基板701を通りn-GaAs基板701の裏面から出射される。

【0066】なお、前記p型ブラッグ反射器702は、pーA1As層7021とpーGaAs層7022を一対としたもの24.5対からなる。pーA1As7021とpーGaAs層7022の間には疑似グレーデッド層7023があり、組成がpーA1AsからpーA1GaAsを経てpーGaAsへA1濃度が段階的に変化している。前記n型ブラッグ反射器604は、nーA1As層7041とnーGaAs層7042を一対としたもの24.5対から構成される。nーA1As層7041とnーGaAs層7042には疑似グレーデッド層7043があり、組成がnーA1AsからnーA1GaAsを経てnーGaAsへA1濃度が段階的に変化している。

【0067】コレクタ層705および706、ベース層707、ベース電極7061、エミッタ層708とエミッタ電極7081は、ヘテロ接合バイポーラトランジスタ751を構成する。第2のコレクタ層706の周縁部は除去されて、ベース層707の面積より小さくなっている。これにより、コレクタ・ベース接合面積Cbcが小さくなり、(式1)からfTが増大する。

【0068】第1、第2のコレクタ層中にGaAs/AIAsのヘテロ界面によるコレクタ抵抗の増加が数Ω程度考えられるが、本実施の形態では、コレクタ層705に直列に面発光レーザ750がつながっており、この部分の抵抗が数10Ωあるため、コレクタ抵抗の増加によるfTの減少より、Cbc低減によるfT増加の方が効果的である。

【0069】ここで、本実施の形態における光電子集積 回路に製造方法について図8を用いて説明する。

【0070】n-GaAs基板801上に分子線エピタキシー法または有機金属気相成長法でp型ブラッグ反射器802と、活性層803と、n型ブラッグ反射器804と、n-GaAsからなるコレクタ層806と、ベース層807と、エミッタ層808と、キャップ層809をこの順に成長する(図8a)。p型ブラッグ反射802、活性層803とn型ブラッグ反射器804は垂直共振器型面発光レーザ850を構成する。コレクタ層805と806、ベース層807、エミッタ層808とキャップ層809はヘテロ接合バイポーラトランジスタ851を構成する。

【0071】硫酸、過酸化水索水、水の混合液により、エミッタメサ852を、クエン酸、過酸化水索水、水の混合液により、ベースメサ853を形成する。エミッタメサ852上にはエミッタ電極8521が、ベースメサ853上にはベース電極8531がそれぞれ形成されている(図8b)。

【0072】SiO2膜810を500nm以上堆積し、所定の 50 形状に加工する。この時、SiO2膜810の面積は、ベ ースメサ853の面積以上にする。硫酸、過酸化水素水、水からなる混合液によりコレクタ層805と806をエッチングする(図8c)。この状態でフッ化水素酸に浸漬し、n-AlAsからなるコレクタ層806の周縁部を除去し、ベース層807の面積より小さくする(図8d)。

【0073】SiO2膜810を再びマスクとして、塩素ガスを用いたリアクティブイオンビームエッチングし、n型ブラッグ反射器804、活性層803を除去する。前記リアクティブイオンビームエッチングは、活性層803の直下で停止し、p型ブラッグ反射器802はエッチングしない(図8e)。この工程で垂直共振器型面発光レーザ850が形成される。最後に、アノード電極811を蒸着する。

【0074】なお、本実施の形態における製造方法で、エミッタメサ852、ベースメサ853の形成およびコレクタ層805、806のエッチングに硫酸、過酸化水素水、水の混合液によるウエットエッチングを用いたが、塩素ガスによるリアクティブイオンエッチングあるいはリアクティブイオンビームエッチングも用いても構わない。また、コレクタ層806の組成をn-AIAsにかえてn-AIGaAsとしても構わない。

[0075]

)

【発明の効果】以上のように本発明によれば、コレクタ層の一部を高抵抗化すること、あるいはコレクタ層の面積をベース層の面積より小さくすることで、ベース・コレクタ接合面積を低減し、その結果、電流遮断周波数fTを増大させることができる。それにより、面発光レーザとヘテロ接合バイポーラトランジスタが同一基板上で集積された光電子集積回路の高速駆動が実現される。

【図面の簡単な説明】

【図1】本発明の一実施の形態における光電子集積回路 の断面図

14

【図2】本発明の一実施の形態における光電子集積回路 の断面図

【図3】本発明の一実施の形態における光電子集積回路 の断面図

【図4】本発明の一実施の形態における光電子集積回路 の工程断面図

【図5】本発明の一実施の形態における光電子集積回路 10 の断面図

【図6】本発明の一実施の形態における光電子集積回路 の工程断面図


【図7】本発明の一実施の形態における光電子集積回路 の断面図

【図8】本発明の一実施の形態における光電子集積回路 の工程断面図


【符号の説明】

- 101 n-GaAs基板
- 102 p型ブラッグ反射器
- 20 103 活性層
 - 104 n型プラッグ反射器
 - 105 コレクタ層
 - 106 ベース層
 - 107 エミッタ層
 - 108 キャップ層
 - 110 高抵抗層
 - 506 n-AlAsコレクタ層
 - 511 AlAsOx層
 - 706 n-AlAsコレクタ層
- 30 806 n-AlAsコレクタ層

【図1】





【図2】



ì

【図3】






(d) 5081 エミッタ電極 509 キャップ層 508 エミッタ層 5071 ベース電極 5071 ベース電極 507 ベース層 508 コレクタ層 504 n型ブラップ反射器 503 活性層 504 n型ブラップ反射器 501 nーGaAs 蓋板 5021 pーAlAs層 5022 pーGaAs層 5022 pーGaAs層 5023 疑似グレーディッド層 5023 疑似グレーディッド層 5023 疑似グレーディッド層 5043 疑似グレーディッド層 5044 疑似グレーディッド層 5043 疑似グレーディット

[図5]

)

【図7】



[図8]

ì

ì

